与ARM处理器相关的一些术语

以下是一些 ARM 处理器所涉及的专用技术和术语：

1) ARM 32-bit ISA

ARM 32-BIT ISA 是基于 RISC 原理的 32 位 ARM 指令集。

2) Thumb 16-Bit ISA

Thumb 技术是对 32 位 ARM 体系结构的扩展，Thumb 指令集是已压缩至 16 位宽操作码的、最常用 32 位 ARM 指令的子集。在执行时，这些 16 位指令实时、透明地解压缩为完整 32 位 ARM 指令，且无性能损失。卓越的代码密度，以尽量减小系统内存大小和降低成本。

3) Thumb-2

以 ARM Cortex 体系结构为基础的指令集，其提升了众多嵌入式应用的性能、能效和代码密度，可以提供最佳代码大小和性能。Thumb-2 是以获得成功的 Thumb（ARM 微处理器内核的创新型高代码密度指令集）为基础进行构建，用于增强 ARM 微处理器内核的功能，从而可以使开发人员能够开发出低成本且高性能的系统。

4) VFP（Vector Floating Point）

浮点体系结构为半精度、单精度和双精度浮点运算中的浮点操作提供硬件支持。可以为汽车动力系统、车身控制应用和图像应用（如打印中的缩放、转换和字体生成及图形中的 3D 转换、FFT 和过滤）中使用的浮点运算提供增强的性能。

5) Jazelle 技术

Jazelle 可以用于提高执行环境（如 Java、.Net、MSIL、Python 和 Perl）速度。Jazelle 技术是 ARM 提供的组合型硬件和软件解决方案。ARM Jazelle 技术软件是功能丰富的多任务 Java 虚拟机（JVM），经过高度优化，可利用许多 ARM 处理器内核中提供的 Jazelle 技术体系结构扩展。

Jazelle 技术还包括功能丰富的多任务虚拟机（MVM），领先的手机供应商和 Java 平台软件供应商提供的许多 Java 平台中均集成了此类虚拟机。通过利用基础 Jazelle 技术体系结构扩展，ARM MVM 软件解决方案可提供高性能应用程序和游戏，快速启动和应用程序切换，并且使用的内存和功耗预算非常低。

6) TrustZone

安全扩展，提供可信计算，是系统范围的安全方法，针对高性能计算平台上的大量应用，包括安全支付、数字版权管理（DRM）和基于 Web 的服务。TrustZone 技术与 Cortex-A 处理器紧密集成，并通过 AMBA AXI 总线和特定 TrustZone 系统 IP 块在系统中进行扩展。

此系统方法意味着，现在可保护外设（包括处理器旁边的键盘和屏幕），以确保恶意软件无法记录安全域中的个人数据、安全密钥或应用程序，或与其进行交互。用例包括：实现安全 PIN 输入，在移动支付和银行业务中加强用户身份验证，安全 NFC 通信通道，数字版权管理，数字版权管理，基于忠诚度的应用，基于云的文档的访问控制，电子售票移动电视。

7) SIMD

SIMD 单指令多数据，当前的智能手机和 Internet 设备必须提供高级媒体和图形性能，才具有竞争力。ARMv6 和 ARMv7 体系结构中的 SIMD 扩展改进了此类性能。SIMD 扩展已经过优化，可适用于众多软件应用领域，包括视频和音频编解码器，这些扩展将性能提高了 75% 或更多。

8) NEON

NEON 是适用于ARM Cortex-A 系列处理器的一种 128 位 SIMD 扩展结构。通用 SIMD 引擎可有效处理当前和将来的多媒体格式，从而改善用户体验。可加速多媒体和信号处理算法（如视频编码/解码、2D/3D 图形、游戏、音频和语音处理、图像处理技术、电话和声音合成）。可增强许多多媒体用户体验（观看任意格式的任意视频、编辑和强化捕获的视频-视频稳定性、游戏处理、快速处理几百万像素的照片、语音识别）。

9) Virtualization

随着软件复杂性的提高，对在同一个物理处理器上提供多种软件环境的要求也同时增多。因为隔离、可靠性或不同实时特征而要求分隔的软件应用程序需要一个具备所需功能的虚拟处理器。通过高能效方式提供虚拟处理器要求组合利用硬件加速和高效的软件虚拟机监控程序。云计算和其他面向数据或内容的解决方案增加了对每个虚拟机的物理内存系统的需求。

10) ARM MPCore多核技术

除了 Cortex-A8 外，其他（A5、A9、A15）都支持 ARM 的第二代多核技术：单核到四核实现，支持面向性能的应用领域，支持对称和非对称的操作系统实现。技术允许设计时可配置的处理器支持一个、两个、三个或四个处理器一起运行，同时保持集成的高速缓存一致性。

这些多核处理器群集在 1 级高速缓存边界内完全一致，而且可通过加速器一致性端口（ACP）配置将有限的一致性扩展到其余的芯片上系统（SoC）中。ACP 允许系统主外设和带有未经缓存的内存视图的加速器（如 DMA 引擎或加密加速器内核）共享处理器的高速缓存，同时保持高速缓存完全一致。

多核群集包括一个与全局中断控制器（GIC）体系结构兼容的带专用外设的集成中断和通信系统，因此可提高性能和简化软件可移植性。此 GIC 可配置为支持 0（旧版 Bypass 模式）至 224 个独立中断源，以此为大量设备提供低延迟中断途径。该处理器可支持单核或双核 64 位 AMBA 3AXI 互连接口，以及 SoC 内不同地址空间之间的全速过滤选项。